Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Автор: А. К. Поляков
Издательство: Солон-Пресс
Серия: Системы проектирования
Год: 2003
ISBN: 5-98003-016-6
Язык: Русский
Страниц: 320
Формат: DJVU
Размер: 10,13 MB

Добавить в

От издателя

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language - HDL) - Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.

Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.
В приложение вынесены справочные данные по языкам VHDL и Verilog.
Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.